冷场发射电子源扫描电子显微镜的优势和在半导体芯片失效分析中的应用

　　文摘：

　　本文重点介绍了冷场发射电子源（CFE）扫描电子显微镜（SEM）在半导体芯片失效分析中的优势与应用。CFE-SEM凭借高亮度、高分辨率和低电压成像技术，能够在无需镀金的情况下实现亚纳米级分辨率，并能在低电压下显著减少样品损伤和电荷累积。

　　本文详细探讨了CFE-SEM的工作原理、低电压成像的优势，并使用日立（Hitachi）CFE-SEM仪器（SU8600、SU9000）结合半导体失效分析的实际案例，展示了其在缺陷检测、形貌观察和界面分析等方面的广泛应用。结果表明日立仪器为半导体行业提供了高效、精准的分析工具，推动了半导体芯片失效分析技术的发展。

　　引言

　　随着半导体集成电路技术的飞速发展，芯片的先进性、集成度和复杂度不断提升，纳米结构的精确分析和失效分析变得尤为重要。

　　在半导体失效分析中，不仅要提供快速的失效分析结果，更重要的是要提供有关半导体芯片结构与材料缺陷的准确信息，以满足客户在半导体芯片研发和生产中的需求。

　　扫描电子显微镜（SEM）作为半导体集成电路芯片失效分析的重要工具，其分辨率和成像质量会直接影响分析结果的准确性。

　　本文以日立（Hitachi）冷场发射电子源（CFE）扫描电子显微镜（SEM）SU8600和SU9000为例，详细介绍了日立（Hitachi）CFE-SEM的低电压成像技术以及其在半导体失效分析中的应用：

　　包括但不限于：

　　1）降低荷电、无需蒸镀导电金属；

　　2）避免样品损伤；

　　3）低电压电位衬度等方面，以期为相关领域的研究和实践提供有价值的参考。

　　日立（Hitachi）CFE-SEM SU8600和SU9000仪器如图1所示：

　　图1：日立冷场扫描电镜：(a) SU8600 和 (b) SU9000 。具有高亮度、高分辨率和低电压成像技术能力，能够在无需镀金的情况下实现亚纳米级分辨率，并能在低电压下显著减少样品损伤和电荷累积。

　　日立冷场扫描电镜低电压成像优势与应用

　　冷场发射电子源（Cold Field Emission, CFE）扫描电子显微镜是株式会社日立高新技术的核心产品之一，代表了当今高端扫描电子显微镜（SEM）技术的顶尖水平。日立的CFE-SEM以其卓越的分辨率、稳定性和多功能性，广泛应用于材料科学、半导体芯片制造和生物学等众多领域。

　　冷场发射电子源的工作原理

　　相比于使用ZrO/W<100>灯丝并需要高温加热、电场同时激发的热场发射电子源，冷场发射电子源无需加热，只通过电场就能从直径更小且电子逸出功更低的单晶W<310>灯丝上发射出电子束。因此，由冷场发射电子源所激发出的电子束具有更小色差、更小束斑直径以及更高亮度的特征。这些特征都表明冷场发射电子源相比于热场发射电子源更适合样品的高分辨观察与成像。

　　独特成像技术与低电压下超高分辨率

　　日立（Hitachi）冷场SEM使用了E×B专利技术与独特的样品台减速功能，两类技术示意图如图2所示：

　　1）E×B技术首先通过在物镜上方增加互相垂直的电场与磁场，通过电场力与磁场力的双重作用既保证不影响入射电子束方向，同时也将二次电子推向探测器，提高探头的检测效率；

　　其次，通过在两侧转换电极上施加不同的电压进而实现二次电子与背散射电子过滤与选择的Super E×B技术，不仅可以抑制荷电，还能一键切换两种信号，使操作与观察更加简单方便。

　　2）减速模式是通过在样品台与物镜极靴间施加均匀的反向电场，一方面对到达样品表面的电子束起到减速作用，降低着陆在样品表面的电子能量，减少样品损伤与荷电。

　　同时，由于电子束在通过镜筒时仍然保持着较高的加速电压，电子束的色差较小。因此，当相同的着陆电压施加在样品上时，减速模式的分辨率更高，或者在保证相同分辨率的条件下可以使用更低的着陆电压；

　　另一方面，减速场能够加速出射的二次电子与背散射电子，增加探头接收效率，提升低电压下信噪比。这两种技术的组合，使日立冷场SEM即使在低电压下仍能保持超高分辨率（减速模式：SU8600: 0.7nm@1kV；SU9000：0.7nm@1kV）。

　　这种超高分辨率成像能力在半导体芯片结构分析与缺陷检测等方面至关重要，能够使研究与测试人员快速准确的进行微米~纳米~亚纳米级别的失效分析。

　　图2：日立低电压成像技术：(a) E×B技术；(b)减速技术

　　此外，日立冷场SEM的电子光学系统处于超高真空环境中，污染少、寿命长。定期的Flashing与软件自动的柔性Flashing能够保证束流长时间稳定输出，搭配能够大幅提升成像质量与信噪比的高性能二次电子探头与背散射探测器，使日立冷场SEM能够在低电压下快速准确的获取高质量图像。

　　同时，日立系列SEM均具有非接触防碰撞功能，只需进样时样品最高点低于限高规下表面并选取正确的样品台尺寸，那么后续的任何操作都不会损坏样品、探头与电镜；另外，配合电镜上的多个法兰孔可以实现多种外接探测器的联用，全方位拓宽测试范围。

　　低电压成像优势与其在半导体失效分析中的应用

　　1）降低荷电，避免蒸镀金（Au）或铂（Pt）

　　当电子束照射在样品上时，样品中存在电子注入、导出现象。其中，入射电子束的辐照会导致电子注入；电子束与样品相互作用激发出的二次电子与背散射电子脱离样品会导致电子导出；此外，由于样品台接地，也存在导电路径，电子会由此导出。

　　当样品中注入电子量与导出电子量相等时，样品处于动态电荷平衡状态，不会发生荷电现象。但当样品的导电性较差时，电子束注入的电子数量大于发射出的二次电子与背散射电子数量，多余的电荷无法及时通过地线导走，额外的电荷便会累积在样品表面并形成静电场。累积的电荷可能是负电荷也可能是正电荷，这与加速电压与样品材料和结构相关。

　　在传统SEM分析中，通常由于低压分辨率较差，需要使用高加速电压保证分辨能力，但导电性较差的样品当使用高加速电压时累积的负荷电电势将明显升高，将严重干扰入射电子与其激发出的信号，最终造成图像漂移、立体感缺失、异常明暗条纹、图像扭曲等假象。

　　图3为FC-BGA封装截面样品在加速电压为0.7kV与3kV下的图像：在3kV下，由于荷电的明暗条纹影响，无法观测到Bump侧壁的裂纹（图3 (b)红箭头处），而当将加速电压降低至0.7kV后荷电现象消失，图像信噪比良好，可以轻松的观察到裂纹（图3 (a)红箭头处）。随后便可根据图像形貌分析缺陷成因，进而更好的指导工艺改进。

　　图3：FC-BGA封装截面样品 (a) 0.7kV拍摄，(b) 3kV拍摄

　　在应用其他传统的非冷场扫描电镜（SEM）分析中，为了避免导电性较差的样品在高加速电压下的荷电效应，一般的做法是通过蒸镀一层导电材料（如金-Au、铂-Pt或碳-C）来改善样品的导电能力。但是蒸镀导电层会导致样品表面细节丢失、引入额外污染，并且增加操作步骤与分析成本。图4为未蒸镀铂-Pt与蒸镀铂Pt 10s 的高分子膜表面图像。

　　从图4 (b)中我们可以明显的观察到，在蒸镀铂-Pt后样品表面颗粒形貌发生了变化：颗粒边缘棱角不再锐利、各颗粒发生粘连无法精准区分、颗粒间孔隙被部分覆盖。以上结果便会导致测试人员得到错误的形貌信息。此外，外层蒸镀的金属会在后续元素分析的过程中引入额外的误差，导致材料本身各元素的定性与定量结果不准确。

　　然而，在使用日立CFE-SEM低电压或低电压减速模式的情况下，分析样品/材料无需蒸镀导电层，能够有效地避免荷电，同时保证分辨率在放大至20万倍后仍能充分的展示出样品表面的真实细节，如图4 (a)所示。

　　图4：高分子膜 (a) 未蒸镀Pt，仍能够有效地避免荷电，同时保证分辨率在放大至20万倍后仍能充分的展示出样品表面的真实细节；(b) 蒸镀Pt 10s，样品表面颗粒形貌发生了变化：颗粒边缘棱角不再锐利、各颗粒发生粘连无法精准区分、颗粒间孔隙被部分覆盖。

　　2）避免样品损伤

　　低电压成像技术同样适合易损伤样品的拍摄。传统情况下，易损伤样品由于容易受到电子束注入的热效应影响，而此热效应和电镜加速电压、束流、扫描时间直接相关，需要蒸镀导电金属、降低束流或者大幅缩短扫描时间防止样品在拍摄过程中结构变化，但随着半导体制程的不断减小，这种操作方式会在样品关键尺寸测量方面引入误差并掩盖样品表面细节或导致图像质量下降。同样的，使用低电压技术可以在保证图像质量的前提下有效地解决这一问题。

　　图5为Low K材料在加速电压为1kV与10kV下的拍摄的结果图像：我们可以明显的观察到，当加速电压为10kV时，金属层间的low K材料发生损伤和开裂、变形，各层金属也发生一定程度的弯曲变形（图5 (b)）。

　　然而当我们将加速电压减低至1kV时，则不会出现损伤和变形情况（图5 (a)）。因此，使用低电压技术能够有效的保护样品、展示材料真实形貌并帮助分析测试人员得到准确的测试结果。

　　图5：Low K材料：(a) 1kV拍摄，很好地避免了low K材料的损伤和变形情况；(b) 10kV拍摄，low K材料发生了损伤和开裂、变形，并发生一定程度的弯曲变形。

　　3）低电压下电位衬度分析

　　对于半导体芯片而言，当使用较低的加速电压观察表面时，一般半导体芯片表面会积累正电荷。各层Metal与CT连接在下方晶体管上的不同位置（如：P型区、N型区以及Gate等），由于P/N结具有单向导通的特性，不同掺杂类型对内建电势的影响以及Gate下方绝缘层的存在，就会引起Metal与CT表面正电荷数量的差异，而表面正电荷数量的差异会产生表面电位的差异，进而导致二次电子产额的变化，体现在图像上便是不同位置的Metal与CT具有不同的衬度，称为电位衬度。

　　因此，可以根据电位衬度判断P型区、N型区以及Gate的状态及分布情况；此外，电位衬度的变化能够帮助定位和分析芯片内部存在的失效类型（短路、断路等）。以此为基础便可基于进一步的失效分析对制备工艺与生产流程进行调整与改善。图6为SRAM样品在低电压下的图像：图6 (a)、(b)分别为减速模式下着陆电压（实际到达样品表面的电压）为0.3kV与0.8kV的电位衬度拍摄效果。

　　图6 (a)显示出P型、N型和Gate不同位置的不同衬度；而在图6 (b) 中可以观察到SRAM中Gate上的Via0存在一个异常发亮的位置，而发亮则代表此处二次电子产额较高，原因是表面正电位相对于其他位置更低，对二次电子出射的阻碍作用降低。但Gate下方是绝缘层，由此便可以推测出，该绝缘层存在漏电情况。随后便可根据该点进行定位，使用FIB进行截面加工制备TEM样品进行物性失效分析，根据结果分析具体是何种原因导致漏电，进而改进生产工艺和质量控制。