华为已申请四芯片组设计专利，该设计或将用于其下一代AI加速器Ascend 910D。华为的四芯片组设计无疑模仿了英伟达的Rubin Ultra四芯片组方案，但该专利中还有一个与华为先进芯片封装计划相关的有趣之处——华为似乎正在开发可与市场领先者台积电的先进封装技术相媲美的技术。这最终可能使华为能够避开美国的制裁，并更快地赶上英伟达的AI GPU性能。

　　当然，这个细节包含在描述如何制造四芯片处理器的专利中。虽然我们无法确定它是否就是 Ascend 910D，但我们肯定可以将一些线索串联起来，并对可能的部分做出假设（尽管专利中并没有明确说明）。

　　这也与目前芯片行业内部人士的传言相符，暗示四芯片处理器 910D 正在研发中。

　　传闻中的 Ascend 910D 更有趣的地方或许在于计算芯片之间的互连，这些芯片看起来像桥接器（例如台积电的 CoWoS-L 或英特尔带有 Foveros 3D 的 EMIB），而不仅仅是“中介层”（至少从专利角度来看）。

　　与此同时，专为 AI 训练设计的处理器应该配备大量 HBM 级内存模块，而这些模块可能会使用中介层级的互连。

　　虽然中国光刻技术方面确实落后，但在封装方面，它们可能与台积电不相上下。这将是一项关键进展，有助于中国规避美国出口限制的影响，这些限制阻碍了中国进入尖端芯片制造领域。

　　相反，中国企业可以简单地使用先进的封装技术，将多个采用旧工艺节点技术的芯片连接在一起，使其性能达到或至少接近采用尖端工艺节点制造的芯片。

　　这里有一些我们无法确认的复杂数学问题：单芯片 Ascend 910B 的芯片尺寸据信为 665 平方毫米，因此 910D 的芯片尺寸可以翻两番，达到 2660 平方毫米（不过需要注意）。

　　由于每个 910B 都搭载四个 HBM 芯片（假设每个芯片尺寸为 85 平方毫米），因此四个 HBM 芯片将使 HBM 内存堆栈数量增加到 16 个，从而使 DRAM 的占用面积达到惊人的 1366 平方毫米。

　　这让我们陷入了推测的境地，但生产 Ascend 910D 处理器至少需要 4,020 平方毫米的总硅片面积。按照台积电的标准，这相当于五片 EUV 光罩面积（858 平方毫米），该公司计划在 2026 年推出这种封装技术并实现量产。

　　今年 4 月，当我们首次听到有关华为将推出四芯片组 Ascend 910D AI 加速器的传闻时，我们对此持保留态度。

　　然而，如今这一传闻越来越受到关注，华为确实正在研发一款名为 Ascend 910D 的四芯片处理器，预计其单 GPU 性能将超越英伟达的 H100。

　　我们仍然应该对此持保留态度（至少不要完全相信），因为并非所有专利申请最终都会转化为实际产品。

　　【本文转自公众号芯观点，转载仅供学习交流。】