异构集成与高密度系统级封装技术
文章来源:电子首席情报官 作者:Vern Solberg
引言
异构集成与2.5D封装技术,显著提升半导体性能,优化互连设计,有效控制成本,助力半导体行业实现更高效率、更小体积、更强功能的发展目标。
通常,我们的主要目标是在不增加产品尺寸的前提下最大限度地提高产品功能。然而,为特定产品应用开发多功能硅基半导体(系统级芯片)需要在工程和财务资源方面进行大量投资。
重点是,实际上许多新一代半导体晶片的尺寸已增加,具有I/O和端子间距已经变得更小。开发人员的关键目标是增加带宽、降低功耗、最小化封装外形和控制制造成本。
接下来的目标是开发非破坏性的封装技术,理想情况下,可以利用现有的制造基础设施。
注意:根据International Business Strategy Corporation公司的调查,实施22nm工艺后,每一代技术的设计成本增加了50%以上。其中包括EDA、设计验证、IP核、流片和测试的成本。7nm制程的总设计成本预计将达到约3亿美元,而向下一级3nm制程迈进,半导体成本可能会增加五倍,高达15亿美元。由于良率的技术限制(如光刻机的掩模尺寸),对于升级和扩展功能和性能,现有的单晶片集成变得不可持续。
实施2.5D系统级封装技术
为了满足用户需求,半导体开发人员继续努力提高每一代硅基晶片元件的功能和性能。这些开发人员将需要依靠设计工程师和半导体封装工程专家,以及时和创新的解决方案来支持这一行业领域,从而促进新产品的推出。
随着半导体成像技术的发展,单个晶片元件的复杂性呈指数级增长。为这些更高阶产品开发的封装解决方案必须促进更高密度的互连,并能够将半导体的窄间距端子图形重新分配到更宽的端子图形。电路板设计专业人员面临的主要挑战是如何最好地互连这些具有更多I/O、非常精细端子间距的半导体封装。
系统级封装开发人员已意识到,与为早期不太复杂的应用开发的传统单片集成不同,采用成熟、高良率量的微型半导体“chiplet”晶片来满足系统级要求更经济,可以显著缩短开发时间。“chiplet”是一种集成电路块,专门设计用于与其他类似的chiplet配合使用。在单个封装外形范围内聚类和互连两个或多个相关的异质或同质半导体晶片,可以实现更紧密的耦合,并有可能提高电气性能。通过将这些更小、更简单的功能“chiplet”放置在单片处理器晶片附近,可最小化互连距离,优化电源和接地分布(图1)。
图1:异质硅基系统级封装
(来源:Skywater Technologies)
组件与封装载板互连之间的多数接口仅限于硅基中介层平台的表面。这样反过来又允许封装载板底面上的端子阵列扩展到更宽的间距,简化了与主电路板载板的互连。
硅基2.5D中介层
当配备增加的均匀端子阵列时,更多I/O的半导体、晶片元件可以将晶片直接连接到2.5D中介层。中介层的主要功能是适应连接,促进安装到中介层表面的相关晶片元件的互连。一些人将这种载板称为“网格转移”,允许超细间距半导体晶片扩展到间距更宽的BGA格式。中介层还可用于重新布线制造商的半导体端子图形,以匹配另一个制造商开发的具有相同功能的产品端子图形。
第二个功能是在中介层下表面上提供更宽间距的端子接口,以更好地实现与较低电路密度封装载板的信号、电源和接地接口。如图2所示,排列在2.5D中介层上的单个晶片元件将具有特有的功能和广泛多样的物理外形。
图2:3晶片硅基中介层应用(来源:Invensas)
封装载板(最有可能是BT环氧树脂基或CTE匹配层压板)将I/O及电源/接地端子重新分配到JEDEC标准球栅阵列图形,将与商业电路板制造技术更兼容。
2.5D中介层的设计策略
典型的2.5D中介层应用支持单个非常高端子密度半导体或多个相关晶片元件的互连。虽然2.5D中介层的上表面将可容纳大多数半导体再分布和/或晶片到晶片接口,但主I/O通道以及电源和接地端子被移动到中介层的底面。尽管2.5D中介层的整体电路密度明显大于主流HDI电路板,但商业CAD工具可用于适应大多数甚高密度中介层开发活动。开发高密度中介层载板可以通过为关键信号路径实现更短的电路互连来显著提高产品性能。用于系统级封装应用的典型2.5D中介层可能需要在单个封装外形内互连两个或多个未封装的晶片元件(通常来自多个资源)。
硅中介层材料通常以薄圆形晶圆的形式提供,其尺寸符合现有的半导体制造基础设施。为硅基中介层开发的金属沉积工艺使相关晶片元件之间能够实现非常紧密的耦合。中介层晶片附着侧的通孔特征可具有30~50µm范围的间距。底面上的端子特征通常“扇出”到更宽的150~300µm间距。最常见的硅贯穿通孔形成工艺使用深反应离子蚀刻工艺(通常称为Bosch工艺),可以形成5~20µm的通孔。
硅基中介层的设计指南可能因供应商而异,但设计师可以使用表1中提供的数据作为基线,在与指定供应商讨论中介层制造时可以确认或更改。
表1:硅基中介层制造电路设计指南(数据来源:Ipdia)
行业已经生产了大量的硅基2.5D中介层产品,但为了保持更广泛的接受度,仍需解决以下挑战 :
•具有高成本效益的贯穿硅通孔(Through-Silicon-Via,简称TSV)工艺
•薄晶圆和拼板操作解决方案
•缺乏广泛的2.5D基础设施
•为设计工程专家提供技术培训
集成到单个硅基中介层上的晶片元件 数量将取决于晶片元件 的尺寸和晶片的复杂性以及可用于互连的面积。1~3个小外形晶片被认为适用于10mm和12mm方形中介层,而较大外形中介层可包括安装和互连5个或更多晶片级元件 。表2中提供的因素界定了标准和高阶硅基中介层应用的能力。
表2:硅基中介层的组成填充指南
注:上表中列出的因素都会随着技术进步和市场趋势的发展而变化。
警告:在采用裸、无外壳的晶片元件时,设计师必须考虑到供应商可能需要在不另行通知的情况下对其半导体设计进行物理更改。这些变化可能是为了纠正缺陷或提高良率,但通常,重新设计是为了减小晶片外形,以便在硅晶圆基底上实现更大的晶片元件数量。虽然单个晶片元件可能继续配备统一的端子形式,但晶片元件的外形、端子尺寸和间距可能会缩小,如果晶片外形和/或端子图形发生变化,则需要开发新的中介层或封装载板。
作者:Vern Solberg
独立技术顾问,专门研究SMT和微电子设计制造技术。
【本文转自电子首席情报官,内容节选自Vern Solberg撰写的《表面贴装和微电子技术PCB设计工程师手册》。】
版权声明:
《一步步新技术》网站的一切内容及解释权皆归《一步步新技术》杂志社版权所有,转载请注明出处!
《一步步新技术》杂志社。